当前位置:主页 > 图片新闻 >
图片新闻
  • 14 nm光刻,5 nm节点的技术挑战
  • 本站编辑:互联网发布日期:2019-02-27 16:32 浏览次数:
相对于该逻辑电路,意法半导体的托马斯Smotnik是,我们认为,常规CMOS制造工艺不再适用。
随着设备尺寸的不断减小,由于局限性而出现许多缺陷。
根据IBM技术经理Mukesh Khare的说法,很难减少Tox门的氧化层厚度。
另外,除非使用其他方法,否则随着通孔的电阻增加,互连铜线的尺寸增加并且铜线的电阻增加,这是另一个挑战。
记忆中也存在一些挑战。正如半导体半导体研发中心总经理Minam Kim所言,三星认为DRAM已达到3xnm,而NAND已达到2xnm,NAND面临更大的挑战。
2小时研讨会将在SEMICONWest今年举行的第一次讨论的材料和工艺的发展,先进的逻辑过程,而下一次将分析未来一代人的记忆。
在逻辑电路部分,它将成为未来的扬声器逻辑器件。三维器件结构如多栅极FinFET和的MuGFET,Furubaria层,SOI薄基底基于平面型晶体管(UTB-SOI)的。
第三个扬声器是异质结构IC,从硅通道移动到锗和III-V材料。
垂直晶体管提供卓越的功能和出色的静电控制,制造过程显然具有挑战性。
避免翅片宽度从翅片底部到翅片顶部的过度波动是一个挑战。
而且,很难找到联系人的联系点。最后,必须从技术角度考虑垂直装置的应力因子。
它具有基于超薄SOI(半导体?在?绝缘体)晶体管基板结构,也是在挑战面前,专家讨论电子技术的法国TechXPOT通信和CEA研究中心(LETI)前列的优势它会在。
Leti报道了一个6 nm有源硅层高性能晶体管,顶部有一个10 nm的埋置氧化物(BOX)。
问题在于这种薄硅层是否能提供相容的材料厚度和可接受的晶片成本。
内存制造商也面临着自己的问题。
研究人员正在提出各种方法来解决当今的负载类型内存,例如设计和使用新材料。
一种电阻RAM(ReRAM)。将脉冲电压施加到金属氧化物层以引起电流差异以产生指示材料电阻为1或0的差异。
一些ReRAM不是嵌入在逻辑芯片中的易失性。
其他ReRAM也非常快,可以在今天的DRAM之后提供解决方案。
该研究小组正在开发彩色转移RAM(STT-RAM)或磁阻存储器的MRAM,它使用小电流将磁矩反转为1或0。
此外,与三星一样,Numonyx报告称正在开发相变存储器(PCRAM)并对其进行采样。
最后,存储器公司相信他们能够将先进的NAND闪存芯片放在存储器单元之上,形成堆叠在3D中的堆栈。
单元矩阵晶体管(CAT)的这种存储器能够连接16到32个存储器单元。
NAND闪存技术能够达到20纳米或更低。
另一个研究小组正在开发一种垂直沟道存取晶体管(VCAT),它是一种像扁平晶体管结构的器件。
对于EUV,一种表现形式是激光等离子体源(LPP)和其他类型的等离子体放电源(DPP)。
这两个演示文稿对各种光源的定义及其测试标准进行了分类。
SEMICONWest的另一个热点是光刻是否可以实现经济的15纳米制造。
半导体行业致力于在未来采用EUV技术。
与此同时,借用英特尔的SamSivakumar,该行业正在竞相将光刻技术扩展到193纳米。